

1. Trajanje ispita 180 minuta.
2. Odgovori se daju u vežbanci ili na formularu.
- 3. Na naslovnoj strani obavezno zaokružiti redne brojeve zadataka koji su rađeni.**

1. KOLOKVIJUM

1. [10] Deo koda napisan u višem programskom jeziku napisati u asembleru RISC V. Jasno komentarisati kod.

```
// determines the power of x such that 2^x = 128
int pow = 1;
int x = 0;
do {
    pow = pow * 2;
    x = x + 1;
} while (pow != 128);
```

2. [20] Nacrtati realizaciju dela jednociklusnog RISC V procesora koji izvodi sledeću instrukciju.

Address	Instruction	Type	Fields						Machine Language	
0x1004	sw x6, 8(x9)	S	imm _{11:5} 0000000	rs2 00110	rs1 01001	f3 010	imm _{4:0} 01000	op 0100011	0064	A423
			[x9] = 0x 0000 2004						[0x2000] = 0x 0000 000A	

Definisati potrebne signale koje treba da generiše kontrolna jedinica kao i njihov vremenski redosled i razmak.

3. [20] Namenski sistem koristi procesor baziran na 32bitnoj RISC-V arhitekturi instrukcijskog seta. Poznato je da je memorija povezana sa procesorom preko 32bitne magistrale koja ima odvojene putanje za podatke i za adrese. Inicijalni sadržaj dela memorije namenske platforme dat je u tabeli 3.1. Nakon dekodovanja sadržaja dela memorije uspešno su dekodovane neke asemblerske instrukcije predstavljene u okviru *Dissassembly* 3.1.

Dissassembly 3.1

0x00: addi x1, x0, 2
0x04: addi x2, x0, 72
0x08: addi x3, x0, 68
0x0C: beq x1, x0, 44
0x10: addi x4, x0, 4
0x14: lw x6, 0(x2)
0x18: srli x6, x6, 8
0x1C: sb x6, 0(x3)
0x20: addi x4, x4, -1
0x24: addi x3, x3, 1
0x28: bne x4, x0, -16
0x2C: addi x1, x1, -1
0x30: addi x2, x2, 4
0x34: jal x0, -40
0x38: jal x0, 0

Tabela 3.1

Adresa	Sadržaj				Adresa	Sadržaj			
0x00	0x93	0x00	0x20	0x00	0x30	0x13	0x01	0x41	0x00
0x04	0x13	0x01	0x80	0x04	0x34	--	--	--	--
0x08	0x93	0x01	0x40	0x04	0x38	0x6f	0x00	0x00	0x00
0x0C	--	--	--	--	0x3C	0x00	0x00	0x00	0x00
0x10	--	--	--	--	0x40	0x00	0x00	0x00	0x00
0x14	--	--	--	--	0x44	0x00	0x00	0x00	0x00
0x18	0x13	0x53	0x83	0x00	0x48	0x11	0x22	0x33	0x44
0x1C	--	--	--	--	0x4C	0xaa	0xbb	0xcc	0xdd
0x20	0x13	0x02	0xf2	0xff	...				
0x24	0x93	0x81	0x11	0x00					
0x28	0xe3	0x18	0x02	0xfe					
0x2C	0x93	0x80	0xf0	0xff					

Ako je nakon sistemskog reseta, PC registar CPUa inicijalizovan na vrednost 0 popuniti tabelu 3.2 nakon izvršavanja pojedinačnih funkcija. U okviru tabele 3.3 potrebno je odrediti sadržaj memorije koji odgovara asemblerskim instrukcijama na adresama 0x0C, 0x10, 0x14, 0x1C i 0x34.

Napomena: Ukoliko ispred brojnih vrednosti стоји префикс 0x smatrati da су те бројне вредности дате у хексадесималном бројном систему док се у супротном може smatrati да су вредности дате у decimalnom бројном систему. Izvršavanje programa se analizira dok se instrukcija sa iste memorijске lokacije ne izvrši uzastopno више од 2 пута. Broj redova u tabelama 3.2 i 3.3 je proizvoljan и не mora odgovarati броју iteracija potrebnih за izvršavanje programa. *SRLI dest, src, n* instrukcija predstavlja логичко шiftovanje за n места у десно operanda у registru src док се резултат смешта у регистар definisan sa dest.

2. KOLOKVIJUM

-
4. Vrednosti parametara hijerarhijski organizovanog memoriskog dela sistema, sa jednim stepenom hijerarhije, su:
- kapacitet glavne memorije (MC) = 128B;
 - vreme pristupa glavnoj memoriji ($T_{Penalty}$) = $100T_{CLK}$;
 - veličina bloka u kešu (BS) = 4B;
 - adresibilna jedinica (AUS) = 2B;
 - kapacitet keš memorije (CC) = 8B;
 - vreme pristupa keš memoriji (T_{HIT}) = $4T_{CLK}$;
 - keš memorija je organizovana kao **potpuno asocijativni keš** čiji kontroler primenjuje **write back – write allocate** polis upisa;
 - keš memorija je integrisana u sistem koristeći *look through* topologiju
 - inicijalni sadržaj glavne memorije definisan je tabelom 3.1. Smatrati da su memorijske lokacije, koje su u tabeli 3.1 označene sa --, inicijalizovane na vrednosti 0xFF.

Za program **P** koji se izvršava na ovoj namenskoj platformi poznato je da sekvencijalno pristupa sledećim adresama (R u indeksu označava čitanje sa memorijske lokacije definisane u uglastim zgradama dok W u indeksu označava upis podatka sa desne strane znaka = na memorijsku lokaciju u uglastim zgradama):

$$M_R[0x00], M_R[0x0C], M_R[10], M_w[10] = 0x12, M_R[0x07], M_R[0x10], M_w[0] = 0xCD, M_w[0x11] = 0xDA.$$

- a) [10] U tabeli 4.2 najpre kreirati okvir tabele koji ilustruje organizaciju keša a zatim predstaviti sadržaj kreirane tabele za svaki od adresnih ciklusa generisanih od strane procesora. U tabeli 4.1 predstaviti sadržaj dela glavne memorije nakon završetka transakcije na magistrali.
- b) [2] Koliko iznosi *hit rate*? Izračunati koliko iznosi AMAT.
- c) [3] Pod pretpostavkom da je magistrala između procesora i keš memorije, kao keš memorije i glavne memorije, širine 4B (sistemska magistrala), koliko zahteva se generiše između procesora i keš memorije (NCC\$) a koliko između keš memorije i glavne memorije (NC\$MM)?
- d) [5] Ako je program P definisan sa **Dissassembly 3.1** i ako je nakon pokretanja na jednoprocesorskoj namenskoj platformi, koja koristi opisani keš kontroler, izmeren hit rate kao u tački a), koliko iznosi CPU_{TIME}? Poznato je da procesor koristi istu magistralu i za podatke i za instrukcije i da njegov CPI_{IDEAL} iznosi 1.5.

Napomena: Ukoliko ispred brojnih vrednosti postoji prefiks 0x smatrati da su te brojne vrednosti date u heksadecimalnom brojnom sistemu dok se u suprotnom može smatrati da su vrednosti date u decimalnom brojnom sistemu. Ukoliko je potrebno izvršiti zamenu bloka u keš memoriji, iz keš memorije se izbacuje onaj blok koji je prvi dodat u keš memoriju.

-
5. [15] Definisati vremenski dijagram rada sinhrone 16bitne magistrale (koja ima upravljanje bajtovima i mogućnost upisa na neporavnate adrese) kada se upisuje 16bitni podatak na neparnu adresu. Definisati sve vremenske parametre koji su bitni za projektanta sistema.

-
6. [15] Nacrtati opštenamenski prekidni kontroler sa 8 ulaza koji može da prihvati prekide i sa aktivnom usponskom ivicom i sa aktivnom nisponskom ivicom. Posle svakog prihvaćenog prekida prekid se automatski resetuje i svi prekidi istog i nižeg prioriteta se automatski maskiraju.